PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-015675

(43)Date of publication of application: 19.01.1990

(51)Int.CI.

H01L 29/784 H01L 27/12

(21)Application number : **63-165512**

(71)Applicant: FUJITSU LTD

(22)Date of filing:

01.07.1988

(72)Inventor: MATSUOKA HIDETATSU

SUKEGAWA KAZUO

SHIRASAKI MASAHIRO

IWAI SO

IIZUKA JUNICHI


TAKAO YOSHIHIRO


(54) FIELD EFFECT TRANSISTOR AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To prevent a field effect transistor from decreasing in conductance even if it is micronized by a method wherein a channel region is formed into a shape that it is a triangle in section.

CONSTITUTION: A silicon island 16, composed of a source region 13, a drain region 14 and a channel region 15, is formed on an insulating film 12 formed on a semiconductor substrate 11, and a gate electrode 18 is formed on the channel region 15 through the intermediary of a gate oxide film 17. The channel region 15 is formed into a trigonal prism structure whose cross section is a triangle and which bridges the gap between the source region 13 and the drain region 14.





The gate oxide film 17 is formed on two side faces of the channel region 15 of a trigonal prism. And,

the gate electrode 18 is so formed on the gate oxide film 17 as to wrap two side faces of the channel region 15. Therefore, even if the channel region 15 is made small in plane dimension, a substantial channel width W can be made large enough, so that a field effect transistor can be prevented from decreasing in conductance even if it is micronized.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

② 公開特許公報(A) 平2-15675

⊕int. Cl. *

識別記号

庁內整理番号

❸公開 平成2年(1990)1月19日

H 01 L 29/784 27/12

7514-5F

H 01 L 29/78

311 H

審査請求 未請求 請求項の数 3 (全7頁)

❷発明の名称 電界効果トランジスタ及びその製造方法

②特 顧 昭63-165512

愛出 顧 昭63(1988)7月1日

砲発 明 署 松 岡 秀 逢 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

[7]

②発 明 者 助 川 和 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発 明 者 白 崎 正 弘 神奈川県川崎市中原区上小田中1015番地 富士道株式会社

73

②出 願 人 富士 通 株式 会 社 神奈川県川崎市中原区上小田中1915番地

四代 理 人 弁理士 并桁 貞一 外2名

最終質に続く

町 却 老

1. 発明の名称

電外効果トランジスタ及びその製造方法

2. 特許請求の範囲

1. 相対するソース領域とドレイン領域間に ナヤネル領域が形成され、有記チャネル領域上に グート絶縁膜を介してゲート登録が形成された電 界効果トランジスタにおいて、商記チャネル領域 はほぼ三角性形状をしており、前記ゲートを極が 節記チャネル領域の三角性の側面上に前配ゲート 危縁版を介して形成されていることを特徴とする 電界効果トランジスタ、

2. 請求項1配収の電券効果トランジスタに おいて、三角性形状のチャネル額域の虚部の個が、 この三角性形状チャネル領域の一側面の幅よりも 娘く形成されてなることを初環とする電界効果ト ランジスタ。

3. 箱縁層上のシリコン層にソース領域、ド

レイン領域及びチャネル領域を形成するため所定 形状のレジストを形成する工程と、

前記レジストをマスクとして異方性エッチングと行力性エッチングを行い、ソース領域、ドレイン領域及びほぼ三角柱影状のチャネル領域を形成するT程と

関値電圧制即のため、前紀チャネル領域上から ほは第直にイオン注入して前記チャネル領域の三 角性形状の2つの関節に不動物を添加する工程と、...

育記チャネル鎮線の三角技形状の2つの個面に グート絶縁限を形成する工程と、

物記グート絶縁膜上にゲート電極を形成する工程と

を有することを特徴とする電界効果トランジス タの製造方法。

3. 発明の詳細な説明

[陈獎]

電界効果トランジスタ及びその製造方法に関し、

他棚化しても実質的にチャネル領域の都を広く ともことができる電界効果トランジスタ及びその 製造方法を提供することを目的とし、

相対するソース領域とドレイン領域関にチャネル領域が形成され、約記チャネル領域上にゲート 総殊膜を介してゲート電極が形成された電界効果 トランジスタにおいて、前記チャネル領域はほぼ 三角性形状をしており、前記ゲート電荷が前記チャネル領域の三角性の側面上に前記ゲート電極 を介して形成されるように構成する。

[産業上の利用分野]

本売別は電界効果トランジスタ及びその製造方 抜に関する。

近年、半時体数置はますます高集積化と高機能化が要求されている。半等体装置は多数の電界効果トランジスタから構成されているため、個々の電界効果トランジスタの散細化が求められている。しかし、電界効果トランジスタは半導体装置の選本要子であるためその性能を低下させることなく

[発明が解決しようとする課題]

したがって、半線体数度の線網化が進み電界効果トランジスタ当りのシリコン島もの面積が小さくなると、チャネル領域5の虚型が狭くなり、コンダクタンスが低下して電界効果トランジスタの性能が低下するという問題があった。このため電界効果トランジスタの性能をある程度以上に保持するためには、チャネル領域5の寸弦を一定程度以上大きくしなければならず、半導体装置の微視化にも限度があった。

本発明は上記事権を考慮してなされたもので、 徴報化しても実質的にチャネル領域の転を広くと ることができる電界効果トランジスタ及びその製 進方法を提供することを目的とする。

[講題を解決するための手段]

上記目的は、相対するソース領域とドレイン領域間にチャネル領域が形成され、約記チャネル領域が形成され、約記チャネル領域上にゲート砲機器を介してゲート電極が形成さ

数組化する必要がある。

【従来の技術】

従来の電界効果トランジスタにおいては、バルクのシリコン基徴表面に形成されたものでも、 建設上に形成されたシリコン層に形成されたもの でも、ソース個域とドレイン領域間の表面にティ オル領域が形成され、電流が流れるようになって いる。

例えば、SOI(Sticon On Insulator)形の電界効果トランジスタは、第4図(a) に示すように、半球体遊板!上に形成された絶縁限2にソース領域3、ドレイン領域4、チャネル領域5であるシリコン島6が形成され、チャネル領域5上にはゲート設化膜?を介してゲート電極8が形成されている。

シリコン島6の厚さW、はチャネル領級4の信 Wに比べて選かに小さいため、実際に電流が扱れるチャネル領域4はほとんどシリコン島6の上街 に殴られていた。

れた電界効果トランジスタにおいて、 簡潔チャネル 倒域はほぼ三角技形状をしており、 解記ゲート 電極が前記チャネル領域の三角性の側面上に 前記 ゲート総縁膜を介して形成されていることを特徴 とする電界効果トランジスタによって遊成される。

[作用]

本発明は以上のようにチャネル原機がほぼ三角性形状をしており、前紀ゲート電極が解記チャネル領域の三角性の側面上に前記ゲート絶縁膜を介して形成されているので、電流は三角性の両側面の領域で制御される。

[突旋眄]

本発明の一実施例による電界効果トランジスタ を第1図に示す。

本理機例はSOI影の電影効果トランジスタである。第1図(a) に示すように半帯体基权11上に形成された絶縁限12にソース領域13、ドレイン領域14、チャネル領域15であるシリコン島16が形成され、チャネル領域15上にはゲート酸化限17を介してゲート電位18が形成されている。

本実態例ではシリコン 8.1.6 が比較的厚く形成され、チャネル領域 1.5 が断闇がほぼ三角形の三角往標準であり、ソース領域 1.3 とドレイン領域

り短く形成し、複線が大きく潰れた場合でも実質 的にチャネルとして耐くのは関面のみとする粉と もできる。

したかでは、 チャネル領域では、 チャネルのでは、 チャネルのでは、 チャネのでは、 チャネのでは、 チャカのでは、 チャガのでは、 チャガのでは、 チャガのでは、 チャガのでは、 チャガのでは、 チャカのでは、 チャカのでは、 チャカのでは、 チャカのでは、 チャカののでは、 チャカのののでは、 チャカのののでは、 チャカののでは、 チャカのでは、 チャカのでは、

次に本発明の一変態例による電界効果トランジスタの製造方法を節2回を用いて説明する。

まず、半導体基数11上に形成された絶縁要1 2上に、シリコン間19を地積してSOI標準を 形成する。例えば、シリコン基板11を熱酸化し 14を掲載しするように形成されている点に特徴がある。

なお、本発明明組書において「三角柱」とは、 断値が競格に三角形の場合だけでなく、断面がほ は三角形の場合をも含むものである。例えば、 「三角柱」の側面が平面でなく曲面の場合や、 「三角柱」の模線が線でなく少し潰れて太くなっ ている場合も含まれる。

第1図(b) に示すように三角性形状であるチャネル領域15の2つの関節上にゲート酸化版17が形成されている。ゲート電極18は、第1図(4) に示すようにゲート酸化版17上にテッネル假域15の2つの関面を含むように形成されている。このため、電流は三角性形状の2つの関码で制御され、チャネル領域15の実質的な幅質は、関節の編を第1図(b) に示すように関っとすると、

A=A.+A. = 5 A.

と잡る.

また、上記のように三角柱の鞍根が様でなく混れる場合には、三角柱底面の幅を製造の偏い**よ

て絶縁限12を形成し、絶縁敗12上に多結品シリコンを地積した後、レーザ光を取射して溶解再 柏品化させる。

このようにして形成されたSO1 構造のシリコン圏の19上に、ソース領域13とドレイン領域14とチャネル領域15を構成するシリコン島16を作るためのレジスト20のパターンを形成する(第2図(a)、(b))、例えば、電子線の直接機関によりレジスト20のパターンを形成する。レジスト20のパターン粉状は第2図(a) に示すように「H」形状をしている。

次に、この「爿」形のレジスト20をマスクとして、シリコン届19をエッチングし、シリコン届19をエッチングし、シリコン島16を形成する、「爿」形の鍵棒の位置にソース領域14が形成され、「爿」の債権の位置にチャネル領域15が形成される(第2図(c)、(d))。チャネル領域15が三角住形状になるようなエッチングを行う。すなわち、第2図(d) に示すようにレジスト20の下までエッチングされ、断面が三角形形状になるようにす

ŏ.

このような形状にするため、エッチングに異方性のみではなく、毎方性エッチングと異方性エッチングと異方性エッチングが同時に行われる、いわゆるテーパエッチングであることが望ましい。 関えば、ガスをSP6 (0.3 Torr, 206 sccn) とし、マイクロ液入力を150 軍でエッチングを行う、また、ほぼ三角法形状ができるのであれば等方性エッチングでもよい。

なお、チャネル選城15を三角形形状にするようなエッチングを行うため、ソース頻級13とドレイン領域146第2図(t) に示すように側面にテーパがついて台形形状になる。

次に、関係電圧を制御するためにチャネル領域 15にイオン注入を行う(第2図(e)、(f))。 サャネル領域15が三角性形状をしているため、 真上からの1回のイオン注入により、三角性形状 の2つの観面に均等にイオン注入される。したがって、一環な関値電圧のチャネル領域15が実現 できる。また、斜め方向からのイオン注入のよう

次に、本発明の他の実施例による電界効果トランジスタを都3因に示す。

本実緒例は電界効果トランジスタをバルクのシリコン基収集面に形成したものである。 学師体基 板 2 1 に形成された比較的遅い 2 つの穴 2 2 を 弱って、この 2 つの穴 2 2 の培养に形成された三角 柱をチャネル領域 2 5 とする。 チャネル領域 1 5 の両側にはソース領域 2 3 とドレイン領域 2 4 が 形成され、これらソース領域 2 3 とドレイン領域 2 4 はチャネルストップ領域 2 6 により 囲われている。チャネル領域 2 5 上にはゲート酸化膜 2 7 を 介してゲート電極 2 8 が形成されている。

本実期関による電界効果トランジスタを製造するには、まず、エッチングにより穴22を形成する、この場合も、異方性エッチングと等力性エッチングを同時に行うのが望ましい。次に関値制御のためチャネル領域にイオン注入を行う。この場合も1回のイオン注入でよい。次にチャネルストップ領域26を形成した後、ゲート酸化度27を形成する。続いてゲートな板28を形成した後、

な特殊なイオン注入をする必要がなく、従来の電 界効果トランジスタの製造の際のイオン注入と同 模のイオン注入でよく、この点も本実施例の特徴 である。

次に、例えばHCI酸化によりゲート酸化型17を形成した後に、多糖品シリコンを堆積してエッチングを行い、ゲート電気18を形成する「新2回(g)、(h))。次に、イオン注入を行い、自己整合的にソース質は13とドレイン類は14に不納物を注入する。ゲート電板18によりチャネル環域15はマスクされているので、チャネル領域15に不義物が注入されないようにするための特別のマスクは不難である。

その後、適常の方法により、保護職を形成し、 この保護職にコンダクトホールを形成し、アルミ ニウム戦略を行って完成する。

このように本突態例の製造方法によれば、チャ ネル領域の断面がほぼ三角形形状をしているので、 関値電圧制即のためにチャネル領域にイオン徒入 するのも1回で済ませることができる。

自己整合的にソース領観23とドレイン領域24 にイオン注入を行い、不随物を定入する、その後、 通常の方法により、保護膜を形成し、この保護膜 にコンタクトホールを形成し、アルミニウム配線 を行って完成する。

本実施例の電界効果トランジスタのチャネル領域25においても電波は三角性形状の2つの傾倒を流れ、チャネル領域25の実質的な個型は、関面の幅の2倍となる。したがって、本実施例によっても、繊維化による電界効果トランジスタのコンダクタンスの低下を防ぐとともに、ショートチャネル効果の発生も防止することができる。

本発明は上記奥龍例に扱らず難々の変形が可能 である。例えば、上記寒雄帆ではチャネル領域は ひとつの三角柱から構成されていたが、彼故の三 角柱によりチャネル領域を構成してもよい。

また、上記実施例ではゲート給保護として酸化 膜を利用したいわゆるはOS壁としたが、変化膜 等の他の絶縁膜を用いてもよいことは当然である。

特開平2~15675(5)

[発明の効果]

以上の適り、本発明によれば、チャネル領域は 断面がほぼ三角住形状をしているため、微細化し でも契質的にチャネル領域の概を広くとることが できる。したがって、触細化しても電界効果トラ ンジスタのコングクタンスの低下を防ぐとともに、 ショートチャネル効果の発生も助止することができる。また、チャネル領域の断面がほぼ三角形形 状をしているので、関値電圧制即のためにチャネ ル領域にイオン注入するのも1回で済ませること ができる。

4. 関節の簡単な説明

第1 図 is)、(b) は本発明の一実施例による電 界効果トランジスタの斜視図及びその X - X / 版 函図、

第2図(a) ~(b) は同電界効果トランジスタの 製造方法の工程図、

第3図(a)、(b)は、本発明の他の一実施例による電界効果トランジスタの製視図及びそのY-

Y'购面図、

第4回(a)、(b)は、従来の電界効果トランジスタの斜辺図及びそのエース・断面図である。

図において、


1 … 半導係 基板、 2 … 絶縁膜、 3 … ソース 環域、 4 … ドレイン 領域、 5 … チャ 本ル 領域、 6 … シリ コン島、 7 … ゲート 数化額、 8 … ゲート 電板、

11…半等休益級、12… 給緑限、13…ソース領域、14…ドレイン領域、15…チャネル領域、16…シリコン島、17…ゲート酸化膜、18…ゲート電極、19…シリコン層、20…レジスト、


21…半準体基銀、22…穴、23…ソース領域、24…ドレイン領域、25…ナヤネル領域、26…チャネルストップ領域、27…ゲート酸化限、28…ゲート電枢、


代理人 会理士 井 桁 貞 一






本発明の一実施例のSOI5の電影如果トランジスタ 第 1 図







特別平2-15675(7)

第1員の統計								
母発	明	者	岩	弁		东	神奈川県川崎市中原区上小田中1015番地 内	富士通株式会社
⑦発	明	者	鲅	塚	潤		神奈川県川崎市中原区上小田中1015番地 内	富士通株式会社
國発	明	者	鷹	尾	菱	ij.	特祭川県川崎市中原区上小田中1015番地 内	富士通株式会社